1
Objetivos
Explicar el procedimieto de multiplicación de dos números enteros.
Sintetizar, utilizando puertas lógicas, un circuito combinacional que multiplique dos números enteros.
Explicar el procedimiento de división de dos números enteros (con restauración y sin ella).
Disseñar, utilizando circuitos MSI, un circuito divisor (sin restauración) de dos números enteros sin signo.
Describir los formatos de representación de números en coma flotante IEEE 754 en simple y doble precisión.
Explicar el procedimiento para a sumar y restar dos números en coma flotante.
Sintetizar, utilizando circuitos MSI, un circuito sumador/restador de números en coma flotante.
Explicar el procedimiento para multiplicar dos números en coma flotante.
Explicar el procedimiento para dividir dos números en coma flotante.
2
Sumador de 1 bit
3
Sumador con propagación
4
Anticipación de acarreo
En el método anterior, el bit más significativo debe esperar a todos los demás
Demasiado lento
Clave: la circuitería ejecuta en paralelo.
5
Anticipación de acarreo
En el método anterior, el bit más significativo debe esperar a todos los demás
Demasiado lento
Clave: la circuitería ejecuta en paralelo.
6
Circuitería infinita
Sabemos que
Y de aquí
Problema: crece muy rapidamente
7
Primer nivel
8
Primer nivel
Ejercicio 1: Escribe las 4 primeras señales de acarreo en función de p y c
9
Primer nivel
Ejercicio 1: Escribe las 4 primeras señales de acarreo en función de p y c
10
Segundo nivel
Dividimos la suma de 16 bits en la suma de cuatro bloques.
Propagación
11
Segundo nivel
Generación
12
Segundo nivel
13
Números en coma flotante
14
Formato IEEE-754
Simple
1 bit de signo
8 bits de exponente
23 de mantisa
Doble
1 bit de signo
11 bits de exponente
52 de mantisa
15
Formato IEEE-754
Casos especiales
16
Formato IEEE-754 -Suma
Casos especiales
17
Formato IEEE-754 -Suma
18
19
Formato IEEE-754 -Suma
Casos especiales