Monografias.com > Computación > Programación
Descargar Imprimir Comentar Ver trabajos relacionados

Diseño lógico combinacional con VHDL




Enviado por Pablo Turmero



    Monografias.com

    SEÑALES Y VARIABLES
    SEÑALES:
    Se declaran igual que las constantes y variables. La diferencia es que pueden ser normal, register y bus. Si no se especifica nada en la declaración el compilador entenderá que es del tipo normal. Se puede decir que la señal tiene dos partes una donde se escribe y otra donde se lee. Las señales pueden ser declaradas sólo en las arquitecturas, paquetes (PACKAGE) o en bloques concurrentes (BLOCK).
    Utilizadas en ejecuciones concurrentes.
    VARIABLES:
    Es similar al concepto de variable en otros lenguajes. Su valor puede ser alterado en cualquier instante y se le puede asignar un valor inicial. Las variables sólo se declaran en los procesos o subprogramas.
    Utilizadas en ejecuciones en serie.

    Monografias.com

    SEÑALES Y VARIABLES
    –Uso incorrecto de las señales
    ARCHITECTURE ejem1 OF entidad IS
    SIGNAL a, b, c, x, y : INTEGER;
    BEGIN
    P1: PROCESS (a,b,c)
    BEGIN
    c

    Nota al lector: es posible que esta página no contenga todos los componentes del trabajo original (pies de página, avanzadas formulas matemáticas, esquemas o tablas complejas, etc.). Recuerde que para ver el trabajo en su versión original completa, puede descargarlo desde el menú superior.

    Todos los documentos disponibles en este sitio expresan los puntos de vista de sus respectivos autores y no de Monografias.com. El objetivo de Monografias.com es poner el conocimiento a disposición de toda su comunidad. Queda bajo la responsabilidad de cada lector el eventual uso que se le de a esta información. Asimismo, es obligatoria la cita del autor del contenido y de Monografias.com como fuentes de información.

    Categorias
    Newsletter