Indice
1.
Ventajas y desventajas del FET
2. Tipos de FET
3. Operación y construcción
del JFET
4. Variación de la tension
compuerta a fuente en el FET
5. Operación y
construcción del MOSFET
6. Polarización de los
FET
1. Ventajas y desventajas
del FET
Las ventajas del FET pueden resumirse como
sigue:
- Son dispositivos sensibles a la tensión con
alta impedancia de entrada (del orden de 107
W ). Como esta
impedancia de entrada es considerablemente mayor que la de los
BJT, se prefieren los FET a los BJT para la etapa de entrada de
un amplificador multietapa. - Los FET generan un nivel de ruido menor
que los BJT. - Los FET so más estables con la temperatura
que los BJT. - Los FET son, en general, más fáciles de
fabricar que los BJT pues suelen requerir menos pasos de
enmascaramiento y difusiones. Es posible fabricar un mayor
número de dispositivos en un circuito integrado (es
decir, puede obtener una densidad de
empaque
mayor). - Los FET se comportan como resistores variables
controlados por tensión para valores
pequeños de tensión de drenaje a
fuente. - La alta impedancia de entrada de los FET les permite
almacenar carga el tiempo
suficiente para permitir su utilización como elementos
de almacenamiento. - Los FET de potencia
pueden disipar una potencia
mayor y conmutar corrientes grandes.
Existen varias desventajas que limitan la
utilización de los FET en algunas aplicaciones:
- Los FET exhiben una respuesta en frecuencia pobre
debido a la alta capacitancia de entrada. - Algunos tipos de FET presentan una linealidad muy
pobre. - Los FET se pueden dañar al manejarlos debido a
la electricidad
estática.
Se consideran tres tipos principales de FET:
- FET de unión (JFET)
- FET metal óxido semiconductor de
empobrecimiento (MOSFET de empobrecimiento) - FET metal óxido semiconductor de
eriquecimiento (MOSFET de enriquecimiento)
Con frecuencia el MOSFET se denomina FET de compuerta
aislada (IGFET, insulated-gate FET).
3. Operación y
construcción del JFET
Al igual que el BJT, el FET es un dispositivo de tres
terminales, pero solo tiene una unión pn en vez de dos,
como en el BJT. El JFET de canal n, mostrado en la figura 4.1(a),
se construye utilizando una cinta de material de tipo n con dos
materiales de
tipo p difundidos en ella, uno en cada lado. El JFET de canal p
tiene una cinta de material de tipo p con dos materiales de
tipo n difundidos en ella, como se muestra en la
figura 4.1(b).
Para entender la operación del JFET, se conecta el JFET de
canal n de la figura 4.1(a) a un circuito externo. Se aplica una
fuente de tensión, VDD, al drenaje (esta es
analoga a la fuente de tension VCC para el BJT) y se
envía a tierra. Una
fuente de tensión de compuerta, VGG, se aplica
a la compuerta (aquella es analoga a la VBB para el
BJT). Esta configuración se muestra en la
figura 4.2(a). VDD proporciona una tensión
drenaje a fuente, vDS, que provoca una corriente de
drenaje, iD, del drenaje a la fuente. La corriente de
drenaje, iD, que es identica a la corriente de fuente,
existe en el canal rodeado por la compuerta de tipo p. La
tensión compuerta a fuente, vGS, que es igual a
–VGG crea una region desertica en el canal, que
reduce el ancho de este y por tanto aumenta la resistencia entre
drenaje y fuente. Como la unión compuerta –fuente
esta polarizada en inverso, el resultado es una corriente de
compuerta nula.
4. Variación de la
tension compuerta a fuente en el FET
El Fet es un dispositivo controlado por tensión y
se controla mediante vGS. En la figura 4.4 se muestran
las curvas caracteristicas iD-vDS tanto
para un JFET de canal n como para uno de canal p. Antes de
analizar estas curvas, tomese nota de los simbolos para los JFET
de canal n y de canal p, que también se muestran en la
figura 4.4. Estos simbolos son iguales excepto por la dirección de la flecha.
Conforme se incrementa vGS (más negativo para
un canal n y más positivo para un canal p) se forma la
region desertica y se cierra para un valor menor
que iD. Por tanto, para el JFET de canal n de la
figura 4.4(a), la iD maxima se reduce desde
IDSS conforme vGS se hace más
negativo. Si vGS disminuye aun más (más
negativo), se alcanza un valor de
vGS, después del cual iD será
cero sin importar el valor de vDS. Este valor de
vGS se denomina VGSOFF, o tensión de
estrangulamiento (VP). El valor de VP es
negativo para un JFET de canal n y positivo para un JFET de canal
p.
Características de transferencia del JFET
De gran valor en el diseño
con JFET es la característica de transferencia, que es una
gráfica de la corriente de drenaje, iD, como
función
de la tensión compuerta a fuente, vGS, por
encima del estrangulamiento.
Un método
util de determinar la característica de transferencia es con
ayuda de la siguiente relación (ecuación de
Shockley):
(4.1)
Por tanto, solo se necesita conocer IDSS y
VP, y toda la característica quedara
determinada. Las hojas de datos de los
fabricantes a menudo dan estos dos parámetros, por la que
se puede construir la característica de transferencia o
utilizar la ecuación 4.1 directamente. El parámetro
de control para el
FET es la tensión compuerta-fuente en lugar de la
corriente de base, como en el BJT.
La región entre el estrangulamiento y la ruptura por
avalancha se denomina región activa, región de
operación del amplificador, región de
saturación o región de estrangulamiento, como se
muestra en la figura 4.5. La región ohmica (antes del
estrangulamiento) a veces se denomina región controlada
por tensión. El FET opera en esta región cuando se
desea un resistor variable y en aplicaciones de
conmutación.
La tensión de ruptura es función de
vGS así como de vDS. Conforme
aumenta la magnitud entre compuerta y fuente (más negativa
para el canal n y más positiva para el canal p), disminuye
la tensión por ruptura. Con vGS =
VP, la corriente de drenaje es cero (excepto por una
pequeña corriente de fuga), y con vGS = 0, la
corriente de drenaje se satura a un valor
iD = IDSS
donde IDSS es la corriente de
saturación drenaje a fuente.
Circuito equivalente, gm y
rDS
Para obtener una medida de la
amplificación posible con un JFET, se introduce el
parametro gm, que es la transconductancia en directo.
Este parametro es similar a la ganancia en corriente (o
hfe) para un BJT. El valor de gm, que se
mide en siemens (S), es una medida del cambio en la
corriente de drenaje para un cambio en la
tensión compuerta-fuente. Esto se puede expresar
como
(4.2)
Se puede encontrar la transconductancia diferenciando la
ecuación (4.1), lo que da como resultado
(4.3)
La resistencia
dinamica en inverso, rDS, se define como el inverso de
la pendiente de la curba iD-vDS en la
región de saturación:
(4.7)
El desempeño de un JFET esta especificado por
lo valores de
gm y rDS. Estos parametros se determinan
ahora para un JFET de canal n utilizando la curva caracteristica
de la figura 4.7. Si las curvas caracteristicas para el FET no
estan disponibles, gm y vGS se pueden
obtener matematicamente, siempre que se conozcan IDSS
y VP. Por lo general, estos dos parametros se incluyen
enlas especificaciones del fabricante. Se puede seleccionar una
corriente de drenaje estatica, IDQ, que se halle entre
0.3 y 0.7 veces IDSS, lo cual ubica el punto Q en la
región más lineal de las curvas
cracteristicas.
5. Operación y
construcción del MOSFET
En esta sección, se considera el FET de metal
–óxido semiconductor (MOSFET). Este FET se construye
con la terminal de compuerta aislada del canal con el dielectrico
dióxido de silicio (SiO2), y ya sea en modo de
empobrecimiento o bien de enriquecimiento. Estos dos tipos se
definen y consideran en las siguientes secciones.
MOSFET de empobrecimiento
Las construcciones de los MOSFET de empobrecimiento de canal n y
de canal p se muestran en las figuras 4.9 y 4.10,
respectivamente. En cada una de estas figuras se muestra la
construcción, el simbolo, la caracteristica de
transferencia y las caracteristicas iD-vGS.
El MOSFET de empobrecimiento se construye (como se muestra en la
figura 4.9(a) para el de canal n y en la figura 4.10(a) para el
de canal p) con un canal fisico construido entre el drenaje y la
fuente. Como resultado de ello, existe una iD entre
drenaje y fuente cuando se aplica una tension,
vDS.
El MOSFET de empobrecimiento de canal n de la figura 4.9 se
establece en un sustrato p, que es silicio contaminado de tipo p.
Las regiones contaminadas de tipo n de la fuente y el drenaje
forman conexiones de baja resistencia entre los extremos del
canal n y los contactos de aluminio de la
fuente (S) y el drenaje (D). Se hace crecer una capa de
SiO2, que es un aislante, en la parte superior del
canal n, como se muestra en la figura 4.9(a). Se deposita una
capa de aluminio sobre
el aislante de SiO2 para formar el material de
compuerta (G). El desempeño del MOSFET de empobrecimiento, es
similar al del JFET, como puede verse en las figuras 4.9(C) y
4.10(C). El JFET se controla por la unión pn entre la
compuerta y el extremo de drenaje del canal. No existe dicha
unión en el MOSFET enriquecimiento, y la capa de
SiO2 actúa como aislante. Para el MOSFET de
canal n, mostrado en la figura 4.9, una vGS negativa
saca los electrones de la región del canal,
empobreciéndolo. Cuando vGS alcanza
VP, el canal se estrangula. Los valores
positivos de vGS aumentan el tamaño del canal,
dando por resultado un aumento en la corriente de drenaje. Esto
se indica en las curvas caracteristicas de la figura
4.9(C).
MOSFET de enriquecimiento
El MOSFET de enriquecimiento difiere del MOSFET de
empobrecimiento en que no tiene la capa delgada de material n
sino que requiere de una tension positiva entre la compuerta y la
fuente para establecer un canal. Este canal se forma por la
acción de una tension positiva compuerta a fuente,
vGS, que atrae electrones de la región de
sustrato ubicada entre el drenaje y la compuerta contaminados de
tipo n. Una vGS positiva provoca que los electrones se
acumulen en la superficie inferior de la capa de oxido. Cuando la
tensión alcanza el valor de umbral, VT, han
sido atraidos a esta región los electrones suficientes
para que se comporte como canal n conductor. No habra una
corriente apreciable iD hasta que vGS
excede VT.
La corriente de drenaje en saturación se puede
calcular de la ecuación
(4.10)
Los mismos circuitos
básicos de la figura 3.6 que se utilizan para polarizar
los BJT se pueden emplear para los JFET y los MOSFET de
empobrecimiento, la polaridad de vGS puede ser opuesta
a la de la fuente de tension del drenaje. Cuando se selecciona el
punto de operación, no hay tensión de polaridad
opuesta disponible de la fuente para cumplir con los
requerimientos del circuito. Puede ser necesario descartar
R2 de manera que solo se obtenga una tensión de
la polaridad correcta. No siempre es posible encontrar valores de
un resistor para lograr un punto Q en particular. En tales casos,
seleccionar un nuevo punto Q puede proporcionar a veces una
solución al problema.
Análisis de un amplificador FC
En la figura 4.13© se muestra el circuito equivalente en ca
para el amplificador FET. Se supone que rDS es grane
comparada con RDllRL, por lo que se puede
despreciar. Escribiendo la ecuación de LTK alrededor del
circuito de compuerta, se encuentra
Resolviendo para vgs, se obtiene
La tensión de salida, v0, esta dada
por
La ganancia de tension, Av, es
La resistencia de entrada y la ganancia de corriente
estan dadas por
Autor:
Alberto Guillermo Lozano Romero