INTRODUCCION
Se estudiará como VHDL es usado en proyectos de diseño.
Se analizarán las aplicaciones de VHDL y los diferentes estilos para usar el lenguaje.
Se aprenderán sus elementos básicos, sus ventajas y sus desventajas.
Se discutirán los principales conceptos del lenguaje y los principales constructos.
DEFINICION
VHDL es un doble acrónimo:
Very High Speed Integrated Circuit.
Hardware Description Languaje.
Fue desarrollado a principios de los 80´s para el departamento. de los EEUU, como una implementación, realizada por computadora para describir sistemas electrónicos.
En 1987 es Estandarizado por la IEEE (Std 1076)
1993: Una nueva versión fue definida.
Para los constructos comúnmente usados hay pocas diferencias entre las dos versiones.
VHDL permite
VHDL como lenguaje de alto nivel permite:
El modelado de ensambles electrónicos complejos.
La simulación de los modelos de componentes.
La síntesis lógica.
La portabilidad entre herramientas de síntesis y entre arquitecturas.
VHDL permite
Definir los “ports” de entrada y salida del conjunto lógico descripto (entity).
Definir una arquitectura usando el juego de instrucciones soportado por las herramientas de síntesis (escritura RTL).
Unir los diferentes módulos descritos separadamente (VHDL estructural)
EL PROCESO DE DISEÑO ELECTRONICO
LIMITACIONES
VHDL es principalmente un lenguaje para diseño digital. Actualmente tiene capacidades muy limitadas en el área analógica, pero existen trabajos para crear una versión analógica del lenguaje.
El estándar 1076 define un estándar y su sintaxis, sin describir ningun “estilo” para usarlo en un diseño. Hay otros estándares que usan, o que requieren definir un “estilo” antes de usar el lenguaje en ciertas áreas.
VENTAJAS
Notación formal: permite su uso en cualquier circuito electrónico.
Disponibilidad pública: no esta sometido a una patente o fábrica.
Independencia Tecnológica: soporta varias tecnologías de diseño y distintas funcionalidades.
Capacidad descriptiva: Permite el diseño en varios niveles de abstracción
Reutilización de Código: Sin importar la tecnología (CMOS, Bipolar, etc.) o la implementación (FPGA, PLD, etc.)
SOPORTE PARALENGUAJE DE SINTESIS
Solo es posible sintetizar lógicamente desde un subgrupo del lenguaje de VHDL. Cada compañia tiene su herramienta que tienen su propio subgrupo ligeramente distinto de los demás.
SINTAXIS
Los archivos VHDL llevan la extensión “—-.VHD
Minúsculas y mayúsculas no son diferenciadas en VHDL. Un objeto puede ser indiferentemente llamado:
MODULE, Module, moDulE o module
Lo mismo ocurre con las palabras clave.
Los comentarios pueden ser colocados en cualquier lugar dentro del código.
Ellos no afectan en nada los resultados de síntesis ni de simulación.
EJEMPLO:
– – este es un comentario
archtecture ARCHI of EJEMPLO is — este también
begin
Los archivos VHDL llevan la extensión “—-.VHD”
SINTAXIS
Separadores: los separadores utilizados son:
“ ; ” (Punto y coma, entre dos declaraciones o al fin de una instrucción).
“ , “ (coma, entre dos nombres de señal dentro de una misma declaración).
“ : “ (dos puntos, dentro de una declaración entre el nombre de un objeto y su tipo).
“ “ (espacio).
El número de espacios entre dos palabras es indiferente, siempre que el mínimo sea respetado.
Retorno carro: Una misma instrucción o declaración puede ser escrita en varias líneas consecutivas.
Los comentarios pueden ser insertados al final de las líneas sin afectar la integridad del código.
A_IN, B_IN : in bit; – -puede también escribirse :
— A_IN,
–B_IN : in bit;
CONCEPTOS
SINTESIS
Proceso de transformar instrucciones lógicas de software en circuitos hardware que desarrollen estas instrucciones.
ABSTRACCION
Cada abstracción define los detalles del diseño especificados en una descripción particular de el.
Los diferentes estilos de escribir código VHDL tienen que ver con la abstracción.
NIVELES DE ABSTRACCION
LAYOUT: Especifica información acerca de la verdadera implementación del diseño en silicio.
LOGICO: se interconectan compuertas lógicas y registros.
RTL: (transferencia de registros):se define cada registro en el diseño, y la lógica entre ellos.
COMPORTAMIENTO: describe la función del diseño, sin especificar la arquitectura de los registros.
SENTENCIAS
CONCURRENTES
ocurren en paralelo
SECUENCIALES
se ejecutan una después de la otra.
FUNCION
Es una rutina que hace una tarea particular.
Cuando el programa pasa el control a una función.
Ésta realiza la tarea y devuelve el control a la instrucción siguiente a la que llamo.
Ejecutan esta tarea utilizando valores específicos, denominados argumentos, en un orden determinado.
Los argumentos pueden ser números, texto, valores lógicos como VERDADERO o FALSO, matrices, valores de error (con #N/A ) o referencias de celda.
El argumento que se designe deberá generar un valor válido para el mismo. Los argumentos pueden ser también constantes, fórmulas u otras funciones.
PRODECIMIENTO
Su interés radica en las acciones que se realizan durante su invocación.
Siempre se invocan de forma aislada.
Ejemplo:
println(…)
Éste siempre se invoca en forma aislada.
Las acciones que realiza la invocación de println consisten en desplegar en pantalla el argumento que recibe. Es ilegal escribir asignaciones como:
x= println( … ); porque println no retorna ningún valor.
DIFERENCIA ENTRE PROCEDIMIENTO Y FUNCION
La diferencia entre un procedimiento y una función es que la función regresa al termino de la ejecución un valor específico
PROCESO
El proceso es una parte del código VHDL dentro del cual las sentencias se ejecutan en secuencia. Un proceso existe dentro de una arquitectura, y múltiples procesos interactúan unos con otros de manera concurrente.
Hay procesos:
combinatorios
sÍncronos
Página siguiente  |